Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA
Kein Vorschaubild vorhanden
Autor:innen
Autor:in (Körperschaft)
Publikationsdatum
2004
Typ der Arbeit
Studiengang
Typ
04B - Beitrag Konferenzschrift
Herausgeber:innen
Herausgeber:in (Körperschaft)
Betreuer:in
Übergeordnetes Werk
Themenheft
DOI der Originalpublikation
Link
Reihe / Serie
Reihennummer
Jahrgang / Band
Ausgabe / Nummer
Seiten / Dauer
Patentnummer
Verlag / Herausgebende Institution
Verlagsort / Veranstaltungsort
Würzburg
Auflage
Version
Programmiersprache
Abtretungsempfänger:in
Praxispartner:in/Auftraggeber:in
Schlagwörter
Fachgebiet (DDC)
Veranstaltung
MUC Mentor Graphics User Conference
Startdatum der Ausstellung
Enddatum der Ausstellung
Startdatum der Konferenz
Enddatum der Konferenz
Datum der letzten Prüfung
ISBN
ISSN
Sprache
Während FHNW Zugehörigkeit erstellt
Ja
Zukunftsfelder FHNW
Publikationsstatus
Begutachtung
Open Access-Status
Lizenz
Zitation
PICHLER, Michael, Dino ZARDET und Karl SCHENK, 2004. Realisierung einer 32′768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA. In: MUC Mentor Graphics User Conference. Würzburg. 2004. Verfügbar unter: http://hdl.handle.net/11654/17743