Low Power Sampling Latch for up to 25\,Gb/s 2x Oversampling CDR in 90\mbox-nm CMOS
Kein Vorschaubild vorhanden
Autor:innen
Autor:in (Körperschaft)
Publikationsdatum
2006
Typ der Arbeit
Studiengang
Typ
04B - Beitrag Konferenzschrift
Herausgeber:innen
Herausgeber:in (Körperschaft)
Betreuer:in
Übergeordnetes Werk
Proc. ESSCIRC
Themenheft
DOI der Originalpublikation
Link
Reihe / Serie
Reihennummer
Jahrgang / Band
Ausgabe / Nummer
Seiten / Dauer
106-109
Patentnummer
Verlag / Herausgebende Institution
Verlagsort / Veranstaltungsort
Montreux
Auflage
Version
Programmiersprache
Abtretungsempfänger:in
Praxispartner:in/Auftraggeber:in
Schlagwörter
Fachgebiet (DDC)
Veranstaltung
Startdatum der Ausstellung
Enddatum der Ausstellung
Startdatum der Konferenz
Enddatum der Konferenz
Datum der letzten Prüfung
ISBN
ISSN
Sprache
Während FHNW Zugehörigkeit erstellt
Ja
Zukunftsfelder FHNW
Publikationsstatus
Begutachtung
Open Access-Status
Lizenz
Zitation
VON BUEREN, Georg, Lucio RODONI, Christian KORMER, Heinz JÄCKEL, Alexander HUBER und Thomas MORF, 2006. Low Power Sampling Latch for up to 25\,Gb/s 2x Oversampling CDR in 90\mbox-nm CMOS. In: Proc. ESSCIRC. Montreux. 2006. S. 106–109. Verfügbar unter: http://hdl.handle.net/11654/17731